Programmable Interrupt Controller — Änderungen 2170 → 2424

Zeile 1: Zeile 1:
−
Der Programmable Interrupt Controller (PIC) empfängt Unterbrechungsanforderungen (Interrupt Requests, kurz IRQs) von der Hardware und gibt sie an die CPU weiter.
+
Der Programmable Interrupt Controller (PIC) empfängt Unterbrechungsanforderungen (Interrupt Requests, kurz IRQs) von Hardwarekomponenten und gibt sie an die CPU weiter.
  
−
Nach einer gewissen Zeit benötigte man mehr als die 8 IRQ-Kanäle, die von einem PIC zur verfügung gestellt wurden. Deshalb wurde ein zweiter PIC über den IRQ2-Anschluss an den ersten PIC angeschlossen. Man erhielt so 15 IRQ-Kanäle.<br>
+
In den ersten PCs gab es ursprünglich nur einen PIC mit 8 IRQ-Kanälen. Da diese nicht genügten, wurde eine zweiter PIC hinzugefügt. Diese ist an den zweiten IRQ-Anschluss des ersten PIC angeschlossen. Man erhält so 15 IRQ-Kanäle.<br>
−
Heutzutage werden keine echten PICs verwendet und es gibt eine verbesserte Variante namens Advanced Programmable Interrupt Controller ([[APIC]]). Aus gründen der Abwährtskompatibilität emulieren jedoch alle PCs die alte variante mit 2 PICs, bis man diese emulation ausschaltet.
+
Heutzutage werden keine echten PICs verwendet und es gibt eine verbesserte Variante namens Advanced Programmable Interrupt Controller ([[APIC]]). Aus gründen der Abwärtskompatibilität emulieren jedoch alle PCs die alte variante mit 2 PICs, bis man diese Emulation ausschaltet.
  
−
Die Verwendung der einzelnen IRQ-Kanäle wurde früher fest vorgegeben, da sie direkt mit der Hardware verdrahtet waren. Die restlichen, freigebliebenen IRQs werden heutzutage dynamisch vergeben. (etwa über PnP)
+
Die Verwendung der einzelnen IRQ-Kanäle wurde früher fest vorgegeben, da sie direkt mit der Hardware verdrahtet waren. Die restlichen, frei gebliebenen IRQs werden heutzutage dynamisch vergeben. (etwa über PnP)
  
−
Ein Spurious Interrupt wird ausgelöst, wenn der PIC irrtümlicherweise einen Interrupt an die CPU meldet und erst dannach bemerkt, dass er eigentlich gar kein Interrupt ausglösen hätte dürfen. Darum ruft die CPU den Spurious Interrupt auf, welcher sich je nach Konfiguration am letzten Eingang des Master oder Slave PIC befindet. Um ihn von den "normalen" Interrupts (LPT oder ATA) zu unterscheiden kann man im ISR Register des jeweiligen PICs schauen, ob dieser gerade einen "normalen" Interrupt bearbeitet oder eben nicht. Ein Spurious Interrupt kann einfach mit einem iret beendet werden ohne dass anderer Code nötig ist.
+
== IRQ Tabelle ==
  
−
  IRQ  Hardware/Funktion
+
  IRQ ist die eigentliche IRQ-Nummer.
 +
IVT ist die Standard Interrupt Nummer auf der [[Interrupt Vector Table]] des [[real mode]] nach dem booten.
 +
 +
IRQ IVT Hardware/Funktion
 
   
 
   
 
  PIC1
 
  PIC1
−
   0  PIT (Proganable Interrupt Timer)
+
   0  0x08 [[Programmable Interval Timer]]
−
   1  KBC (Tastatur)
+
   1  0x09 Erstes PS/2 Port des [[Keyboard Controller]] (meist PS/2 Tastatur)
−
   2  Verbindung zum PIC2
+
          oder in alten Systemen für anders angeschlossene Tastaturen (z.B. Din5 Stecker)
−
   3  RS-232 port 2 and 4
+
   2  0x0A Verbindung zum PIC2
−
   4  RS-232 port 1 and 3
+
   3  0x0B RS-232 port 2 and 4
−
   5  LPT 2
+
   4  0x0C RS-232 port 1 and 3
−
   6  Floppy
+
   5  0x0D LPT 2
−
   7  LPT 1 / Spurious Interrupt
+
   6  0x0E [[Floppy Disk Controller]]
 +
   7  0x0F LPT 1 / Spurious Interrupt
 
   
 
   
 
  PIC2
 
  PIC2
−
   8  RTC (CMOS Real Time Clock)
+
   8  0x70 RTC (CMOS Real Time Clock)
−
   9
+
   9 0x71
−
  10
+
  10 0x72
−
  11
+
  11 0x73
−
  12  KBC (PSAUX, meist PS/2-Maus)
+
  12  0x74 frei oder zweites PS/2 Port des [[Keyboard Controller]] (meist PS/2-Maus)
−
  13  FPU
+
  13  0x75 FPU
−
  14  Primary ATA/ATAPI  (aka IDE EIDE)
+
  14  0x76 Primary ATA/ATAPI  (aka IDE EIDE)
−
  15  Secondary ATA/ATAPI (aka IDE EIDE) / Spurious Interrupt
+
  15  0x77 Secondary ATA/ATAPI (aka IDE EIDE) / Spurious Interrupt
 +
 
 +
== Spurious Interrupt ==
 +
 
 +
Ein Spurious Interrupt wird ausgelöst, wenn der PIC irrtümlicherweise einen Interrupt an die CPU meldet und erst dannach bemerkt, dass er eigentlich gar kein Interrupt ausglösen hätte dürfen. Darum ruft die CPU den Spurious Interrupt auf, welcher sich je nach Konfiguration am letzten Eingang des Master oder Slave PIC befindet. Um ihn von den "normalen" Interrupts (LPT oder ATA) zu unterscheiden kann man im ISR Register des jeweiligen PICs schauen, ob dieser gerade einen "normalen" Interrupt bearbeitet oder eben nicht. Ein Spurious Interrupt kann einfach mit einem iret beendet werden ohne dass anderer Code nötig ist.
  
 
[[Category:Glossar]]
 
[[Category:Glossar]]