| Zeile 75: | Zeile 75: | ||
| 0x280 || Error Status Register | | 0x280 || Error Status Register | ||
|- | |- | ||
| − | | 0x300 || Interrupt Command Register (ICR) (0-31) | + | | 0x300 || [[#Interrupt Command Register (ICR) | Interrupt Command Register (ICR) (0-31)]] |
|- | |- | ||
| − | | 0x310 || Interrupt Command Register (ICR) (32-63) | + | | 0x310 || [[#Interrupt Command Register (ICR) | Interrupt Command Register (ICR) (32-63)}} |
| − | |||
|- | |- | ||
| 0x320 || LVT Timer Register | | 0x320 || LVT Timer Register | ||
| Zeile 130: | Zeile 129: | ||
Das Feld "Max. LVT-Einträge" gibt die Anzahl an maximalen LVT-Einträgen minus 1 an. Das Feld muss bei Pentium 4 und Intel Xeon also auf 5 gesetzt sein, da es maximal 6 LVT-Einträge gibt. Bei der P6-Familie gibt es maximal 5 LVT-Einträge. Pentium-Prozessoren haben nur 4 LVT-Einträge. | Das Feld "Max. LVT-Einträge" gibt die Anzahl an maximalen LVT-Einträgen minus 1 an. Das Feld muss bei Pentium 4 und Intel Xeon also auf 5 gesetzt sein, da es maximal 6 LVT-Einträge gibt. Bei der P6-Familie gibt es maximal 5 LVT-Einträge. Pentium-Prozessoren haben nur 4 LVT-Einträge. | ||
<br /> | <br /> | ||
| + | |||
| + | === Interrupt Command Register (ICR) === | ||
| + | Das Interrupt Command Register wird verwendet um IPIs zu versenden. | ||
| + | {| border="1" cellpadding="2" | ||
| + | ! Bits || Beschreibung | ||
| + | |- | ||
| + | | 63-56 || Destination Field | ||
| + | |- | ||
| + | | 55-20 || Reserviert | ||
| + | |- | ||
| + | | 19-18 || Destination Shorthand<br /> 00b = No shorthand<br /> 01b = Self<br /> 10b = All Including Self<br /> 11b = All excluding Selg | ||
| + | |- | ||
| + | | 17-16 || Reserviert | ||
| + | |- | ||
| + | | 15 || Trigger Mode<br />0b = Edge<br />1b = Level | ||
| + | |- | ||
| + | | 14 || Level<br />0b = De-Assert<br />1b = Assert | ||
| + | |- | ||
| + | | 13 || Reserviert | ||
| + | |- | ||
| + | | 12 || Delivery Status<br /> 0b = Idle<br /> 1b = Send Pending | ||
| + | |- | ||
| + | | 11 || Destination Mode<br /> 0b = Physical<br /> 1b = Logical | ||
| + | |- | ||
| + | | 10-8 || Delivery Mode<br /> 000b = Fixed<br /> 001b = Lowest Priority<br /> 010b = SMI <br /> 011b = Reserviert<br /> 100b = NMI<br /> 101b = INIT<br /> 110b = Startup<br /> 111b = Reserviert | ||
| + | |- | ||
| + | | 7-0 || Vector | ||
| + | |} | ||
== Weblinks == | == Weblinks == | ||