| Zeile 131: | Zeile 131: | ||
=== physische Adresse === | === physische Adresse === | ||
| − | Die physische Adresse der Register kann entweder aus der [[SMP#Configuration_Table | Configuration Table]] der ''Intel Multiprocessor Specification'' | + | Die physische Adresse der Register kann entweder aus der [[SMP#Configuration_Table | Configuration Table]] der ''Intel Multiprocessor Specification'' oder über das [[MSR]] 0x001B ausgelesen werden. |
=== Initialisierung === | === Initialisierung === | ||
| − | + | Zuerstmal muss man die ''Local APIC'' über das ''Spurious Interrupt Vector Register'' aktivieren (und natürlich den Spurious Interrupt Vector setzten). Anschließend sind noch folgende Register zu initialisieren | |
* ''Task Priority Register'' | * ''Task Priority Register'' | ||
* ''LVT Timer Register'' | * ''LVT Timer Register'' | ||
| Zeile 142: | Zeile 142: | ||
* ''LVT LINT1 Register'' | * ''LVT LINT1 Register'' | ||
* ''LVT Error Register'' | * ''LVT Error Register'' | ||
| − | |||
=== End of Interrupt === | === End of Interrupt === | ||