X86 — Änderungen 3443 → 3444

Zeile 33:

* IDTR (engl.: Interrupt Descriptor Table Register) gibt die Position der [[IDT]] an

* CR0, CR1, CR2 und CR3 (engl.: [[Control Register]]) werden im [[Protected Mode]] zum [[Paging]] benutzt

−

* TR6 – TR7 (engl.: Test Register) zum Überprüfen des ~~TLB~~ (TR0-TR5 gibt es beim 80386 nicht)

+

* TR6 – TR7 (engl.: Test Register) zum Überprüfen des [[Translation Lookaside Buffer|Translation Lookaside Buffers]] (TR0-TR5 gibt es beim 80386 nicht)

* DR0 – DR7 (engl.: Debug Register) zum Setzen von [[Breakpoints]]

−

* TR (engl.: Task Register) Segment-Selektor des [[TSS]]

+

* TR (engl.: Task Register) Segment-Selektor des [[TSS]]

−

== Links ==

@@ Zeile 33: / Zeile 33: @@
 * IDTR (engl.: <b>I</b>nterrupt <b>D</b>escriptor <b>T</b>able <b>R</b>egister) gibt die Position der [[IDT]] an
 * CR0, CR1, CR2 und CR3 (engl.: [[Control Register]]) werden im [[Protected Mode]] zum [[Paging]] benutzt
-* TR6 – TR7 (engl.: <b>T</b>est <b>R</b>egister) zum Überprüfen des TLB (TR0-TR5 gibt es beim 80386 nicht)
+* TR6 – TR7 (engl.: <b>T</b>est <b>R</b>egister) zum Überprüfen des [[Translation Lookaside Buffer|Translation Lookaside Buffers]] (TR0-TR5 gibt es beim 80386 nicht)
 * DR0 – DR7 (engl.: <b>D</b>ebug <b>R</b>egister) zum Setzen von [[Breakpoints]]
 * TR (engl.: <b>T</b>ask <b>R</b>egister) Segment-Selektor des [[TSS]]
 == Links ==