| Zeile 102: | Zeile 102: | ||
|- | |- | ||
| 13 || Der Prozessor unterstützt die Page Entry Table, die Page Directonery Table und das TLB muss nicht erneuert werden. | | 13 || Der Prozessor unterstützt die Page Entry Table, die Page Directonery Table und das TLB muss nicht erneuert werden. | ||
| + | |- | ||
| + | | 12 || Der Prozessor unterstützt die Memory Type Range Register, spezielle das MTRR_CAP Register. | ||
| + | |- | ||
| + | | 11 || Der Prozessor unterstützt die Fast System Call Befehle, den SYSENTER Befehl und SYSEXIT Befehl | ||
| + | |- | ||
| + | | 10 || Reserviert | ||
| + | |- | ||
| + | | 9 || Der Prozessor beinhaltet ein per Softwareansprechbaren Local-[[APIC]] | ||
| + | |- | ||
| + | | 8 || Der Prozessor unterstützt das Vergleichen und Verändern von 8-Byte-Befehle | ||
| + | |- | ||
| + | | 7 || Der Prozessor unterstützt die Machine Check Exception. | ||
| + | |- | ||
| + | | 6 || Der Prozessor unterstützt Physical Adress Extension. | ||
| + | |- | ||
| + | | 5 || Der Prozessor unterstützt die Model Specific Register, den RDMSR Befehl und den WRMSR Befehl | ||
|} | |} | ||
WIrd noch erweiter | WIrd noch erweiter | ||