CPUID — Änderungen 3625 → 3626

Zeile 109: Zeile 109:
 
| 10 || Reserviert
 
| 10 || Reserviert
 
|-
 
|-
−
| 9 || Der Prozessor beinhaltet ein per Softwareansprechbaren Local-[[APIC]]
+
| 9 || Der Prozessor beinhaltet ein per Softwareansprechbaren [[Local APIC]]
 
|-
 
|-
 
| 8 || Der Prozessor unterstützt das Vergleichen und Verändern von 8-Byte-Befehle
 
| 8 || Der Prozessor unterstützt das Vergleichen und Verändern von 8-Byte-Befehle
Zeile 117: Zeile 117:
 
| 6 || Der Prozessor unterstützt Physical Adress Extension.
 
| 6 || Der Prozessor unterstützt Physical Adress Extension.
 
|-
 
|-
−
| 5 || Der Prozessor unterstützt die Model Specific Register, den RDMSR Befehl und den WRMSR Befehl
+
| 5 || Der Prozessor unterstützt die Model Specific Register, den RDMSR Befehl und den WRMSR Befehl.
 +
|-
 +
| 4 || Der Prozessor unterstützt den RDTSC Befehl, zudem den CR4.TSD-Bit für Rechtekontrolle.
 +
|-
 +
| 3 || Der Prozessor unterstützt 4-Byte-Pages.
 +
|-
 +
| 2 || Der Prozessor unterstützt I/O-Breakpoints, das CR4.DE Bit und die DR4 und DR5 Register.
 +
|-
 +
| 1 || Der Prozessor unterstützt Erweiterungen für den Virtual-8086-Modus.
 +
|-
 +
| 0 || Der Prozessor unterstützt die Intel857-Gleitkommeoperationen.
 
|}
 
|}
−
WIrd noch erweiter
 
  
 
== Hinweise ==
 
== Hinweise ==