| Zeile 3: | Zeile 3: | ||
* eine oder mehrere [[I/O APIC]]s | * eine oder mehrere [[I/O APIC]]s | ||
* eine [[Local APIC]] pro Prozessor | * eine [[Local APIC]] pro Prozessor | ||
| + | |||
| + | == Aufbau == | ||
| + | |||
| + | Der schematische Aufbau kann aus folgendem Bild entnommen werden: | ||
| + | |||
| + | |||
| + | <center>[[Datei:APIC.png]]</center> | ||
| + | |||
| + | |||
| + | Die I/O APIC ist mit der Hardware verbunden und nimmt von ihr Interrupts entgegen. Diese verteilt die I/O APIC dann anhand ihrer ''Redirection Table'' an die Local APICs, welche pro Prozessor jeweils ein Mal vorhanden sind. Diese signalisieren dem Prozessor dann den jeweiligen Interrupt. | ||
| + | |||
| + | Aufgrund von Abwärtskompatibilität ist außerdem natürlich noch der [[Programmable Interrupt Controller]] weiterhin vorhanden der verschieden mit den auf den Bild sichtbaren Komponenten verbunden sein kann. | ||
== Weblinks == | == Weblinks == | ||