Local Advanced Programmable Interrupt Controller — Änderungen 4381 → 4811

Zeile 7: Zeile 7:
  
 
<center>
 
<center>
−
{| border="1"
+
{| {{prettytable}}
 
|-
 
|-
 
! Offset
 
! Offset
Zeile 71: Zeile 71:
  
 
P6-Prozessorfamilie und Pentium-Prozessoren:
 
P6-Prozessorfamilie und Pentium-Prozessoren:
−
{| border="1" cellpadding="2"
+
{| {{prettytable}}
 
! 31-28      || 27-24        || 23-0
 
! 31-28      || 27-24        || 23-0
 
|-
 
|-
Zeile 78: Zeile 78:
  
 
Pentium4, IntelXeon und spätere Prozessoren:
 
Pentium4, IntelXeon und spätere Prozessoren:
−
{| border="1" cellpadding="2"
+
{| {{prettytable}}
 
! 31-24        || 23-0
 
! 31-24        || 23-0
 
|-
 
|-
Zeile 87: Zeile 87:
 
=== Local APIC Version Register ===
 
=== Local APIC Version Register ===
  
−
{| border="1" cellpadding="2"
+
{| {{prettytable}}
 
! 31-24      || 23-16            || 15-8      || 7-0
 
! 31-24      || 23-16            || 15-8      || 7-0
 
|-
 
|-
Zeile 101: Zeile 101:
  
 
Das Interrupt Command Register wird verwendet um IPIs zu versenden.
 
Das Interrupt Command Register wird verwendet um IPIs zu versenden.
−
{| border="1" cellpadding="2"
+
{| {{prettytable}}
 
! Bits  || Beschreibung
 
! Bits  || Beschreibung
 
|-
 
|-
Zeile 157: Zeile 157:
  
 
==== Das LVT Timer Register: ====
 
==== Das LVT Timer Register: ====
−
{| border="1" cellpadding="2"
+
{| {{prettytable}}
 
! 31-18    || 17            || 16      || 15-13      || 12      || 11-8      || 7-0
 
! 31-18    || 17            || 16      || 15-13      || 12      || 11-8      || 7-0
 
|-
 
|-
Zeile 168: Zeile 168:
  
 
==== Das Divide Configuration Register: ====
 
==== Das Divide Configuration Register: ====
−
{| border="1" cellpadding="2"
+
{| {{prettytable}}
 
! 31-4    || 3            || 2      || 1-0
 
! 31-4    || 3            || 2      || 1-0
 
|-
 
|-