CPUID — Änderungen 5203 → 5233

Zeile 174: Zeile 174:
 
{{cs|1}} SSE3
 
{{cs|1}} SSE3
 
|}
 
|}
 +
 
Dieses Register gibt erweiterte Informationen über den Prozessor:
 
Dieses Register gibt erweiterte Informationen über den Prozessor:
 
{| {{Prettytable}}
 
{| {{Prettytable}}
Zeile 192: Zeile 193:
 
{{csintel|1}} TM
 
{{csintel|1}} TM
 
{{cs|1}} HTT
 
{{cs|1}} HTT
−
{{cs|1}} SS
+
{{csintel|1}} SS
 
{{cs|1}} SSE2
 
{{cs|1}} SSE2
 
{{cs|1}} SSE
 
{{cs|1}} SSE
Zeile 220: Zeile 221:
 
{{cs|1}} VME
 
{{cs|1}} VME
 
{{cs|1}} FPU
 
{{cs|1}} FPU
 +
|}
 +
 +
{| {{prettytable}}
 +
! Bit
 +
! Funktion
 +
|-
 +
{{csh|1}} 31
 +
{{csintell|1}} Unterstützt die Benutzung des FERR#-Pins und des PBE#-Pins um dem Prozessor im Stop Clock State (STPCLK#) zu signalisieren, dass er einen wartenden Interrupt bearbeiten und dann zur normalen Ausführung zurückkehren soll.
 +
|-
 +
{{csh|1}} 30
 +
{{csintell|1}} Gehört zur Intel Intanium Familie und läuft gerade im IA32-Emulationsmodus
 +
|-
 +
{{csh|1}} 29
 +
{{csintell|1}} Implementiert den "Thermal Monitor aumatic thermal control circuitry" (TCC)
 +
|-
 +
{{csh|1}} 28
 +
{{csl|1}} Kann mehr als einen logischen Prozessor verwalten
 +
|-
 +
{{csh|1}} 27
 +
{{csl|1}} Unterstützt die Verwaltung von miteinander in Konflikt stehenden Speichertypen
 +
|-
 +
{{csh|1}} 26
 +
{{csl|1}} Unterstützt [[SSE2]]
 +
|-
 +
{{csh|1}} 25
 +
{{csl|1}} Unterstütz [[SSE]]
 +
|-
 +
{{csh|1}} 24
 +
{{csl|1}} Unterstützt die '''fxsave''' und '''fxstor''' Befehle, mit denen die [[Register#Floatingpointregister|Floatingpointregister]] schnell gesichert werden können
 +
|-
 +
{{csh|1}} 23
 +
{{csl|1}} Unterstützt [[MMX]]
 +
|-
 +
{{csh|1}} 22
 +
{{csintell|1}} Unterstützt Überwachung der Prozessortemperatur und Änderung des Prozessortaktes
 +
|-
 +
{{csh|1}} 21
 +
{{csintell|1}} Kann Debug Informationen in im Hauptspeicher präsente Buffer schreiben
 +
|-
 +
{{csh|1}} 20
 +
{{csr|1}}
 +
|-
 +
{{csh|1}} 19
 +
{{csl|1}} Unterstützt den '''clflush''' Befehl
 +
|-
 +
{{csh|1}} 18
 +
{{csintell|1}} Besitzt eine 96-Bit Prozessor-Seriennummer (Nur verfügbar auf Prozessoren, die neuer als Pentium 4 sind)
 +
|-
 +
{{csh|1}} 17
 +
{{csl|1}} Unterstützt [[Page Size Extension|36-Bit Page Size Extensions]] (4-MiB [[Paging|Pages]])
 +
|-
 +
{{csh|1}} 16
 +
{{csl|1}} Unterstützt das [[Paging|PAT-Bit]]
 +
|-
 +
{{csh|1}} 15
 +
{{csl|1}} Unterstützt den '''cmov'''
 +
|-
 +
{{csh|1}} 14
 +
{{csl|1}}
 +
|-
 +
{{csh|1}} 13
 +
{{csl|1}}
 +
|-
 +
{{csh|1}} 12
 +
{{csl|1}}
 +
|-
 +
{{csh|1}} 11
 +
{{csl|1}}
 +
|-
 +
{{csh|1}} 10
 +
{{csr|1}}
 +
|-
 +
{{csh|1}} 9
 +
{{csl|1}}
 +
|-
 +
{{csh|1}} 8
 +
{{csl|1}}
 +
|-
 +
{{csh|1}} 7
 +
{{csl|1}}
 +
|-
 +
{{csh|1}} 6
 +
{{csl|1}}
 +
|-
 +
{{csh|1}} 5
 +
{{csl|1}}
 +
|-
 +
{{csh|1}} 4
 +
{{csl|1}}
 +
|-
 +
{{csh|1}} 3
 +
{{csl|1}}
 +
|-
 +
{{csh|1}} 2
 +
{{csl|1}}
 +
|-
 +
{{csh|1}} 1
 +
{{csl|1}}
 +
|-
 +
{{csh|1}} 0
 +
{{csl|1}}
 
|}
 
|}