CPUID — Änderungen 5234 → 5237

Zeile 140: Zeile 140:
 
{{cs|8}} Brand ID
 
{{cs|8}} Brand ID
 
|}
 
|}
−
{{Achtung|Text='''APIC ID''' ist nur gültig wenn das '''[[#EDX_2|APIC-Flag]]''' gesetzt ist.<br/>
+
{{Achtung|Text='''APIC ID''' ist nur gültig wenn das '''[[#EDX_-_Featureflags|APIC-Flag]]''' gesetzt ist.<br/>
−
Die Anzahl der logischen Prozessoren ist nur bei gesetztem '''[[#EDX_2|Hyper-Threading-Flag]]''' gültig.<br/>
+
Die Anzahl der logischen Prozessoren ist nur bei gesetztem '''[[#EDX_-_Featureflags|Hyper-Threading-Flag]]''' gültig.<br/>
−
'''CLFLUSH Size''' gibt die Größe einer Cache line in 8 Byte Blöcken an. Das Feld ist nur gültig in Verbindung mit einem gesetzten '''[[#EDX_2|CFLUSH-Flag]]'''.
+
'''CLFLUSH Size''' gibt die Größe einer Cache line in 8 Byte Blöcken an. Das Feld ist nur gültig in Verbindung mit einem gesetzten '''[[#EDX_-_Featureflags|CFLUSH-Flag]]'''.
 
}}
 
}}
  
−
==== ECX ====
+
==== ECX - Featureflags ====
 
{| {{prettytable32bit|size="30pt"}}
 
{| {{prettytable32bit|size="30pt"}}
 
{{csamd|1}} RAZ
 
{{csamd|1}} RAZ
Zeile 187: Zeile 187:
 
| 0 || Verfügbarkeit von SSE3
 
| 0 || Verfügbarkeit von SSE3
 
|}
 
|}
−
==== EDX ====
+
 
 +
==== EDX - Featureflags====
 +
Dies sind die Featureflags. Wenn ein Bit gesetzt(=1) ist, dann wird das entsprechende Feature unterstützt.
 +
 
 
{| {{prettytable32bit|size="30pt"}}
 
{| {{prettytable32bit|size="30pt"}}
 
{{csintel|1}} PBE
 
{{csintel|1}} PBE
Zeile 224: Zeile 227:
  
 
{| {{prettytable}}
 
{| {{prettytable}}
−
! Bit
+
! width="30pt" | Bit
 
! Funktion
 
! Funktion
 
|-
 
|-
Zeile 279: Zeile 282:
 
|-
 
|-
 
{{csh|1}} 14
 
{{csh|1}} 14
−
{{csl|1}}
+
{{csl|1}} Unterstützt die Machine-Check Architektur (Besonders das '''MTRR_CAP'''-Register)
 
|-
 
|-
 
{{csh|1}} 13
 
{{csh|1}} 13
−
{{csl|1}}
+
{{csl|1}} Unterstützt das [[Paging|Page-Global-Bit]]
 
|-
 
|-
 
{{csh|1}} 12
 
{{csh|1}} 12
−
{{csl|1}}
+
{{csl|1}} Unterstützt MTRR-Register (Besonders das '''MTRR_CAP'''-Register)
 
|-
 
|-
 
{{csh|1}} 11
 
{{csh|1}} 11
−
{{csl|1}}
+
{{csl|1}} Unterstützt schnelle [[Systemcall|Systemcalls]] durch die Befehle '''SYSENTER''' und '''SYSEXIT'''
 
|-
 
|-
 
{{csh|1}} 10
 
{{csh|1}} 10
−
{{csr|1}}
+
{{csr|1}}  
 
|-
 
|-
 
{{csh|1}} 9
 
{{csh|1}} 9
−
{{csl|1}}
+
{{csl|1}} Besitzt einen lokalen [[APIC]]
 
|-
 
|-
 
{{csh|1}} 8
 
{{csh|1}} 8
−
{{csl|1}}
+
{{csl|1}} Unterstützt den '''CMPXCHG8B''' Befehl
 
|-
 
|-
 
{{csh|1}} 7
 
{{csh|1}} 7
−
{{csl|1}}
+
{{csl|1}} Unterstützt Machine-Check-[[Exception|Exceptions]]
 
|-
 
|-
 
{{csh|1}} 6
 
{{csh|1}} 6
−
{{csl|1}}
+
{{csl|1}} Unterstützt physische Adressen, die größer als 32-Bit sind
 
|-
 
|-
 
{{csh|1}} 5
 
{{csh|1}} 5
−
{{csl|1}}
+
{{csl|1}} Implementiert Modellspezifische Register über die Befehle '''RDMSR''' und '''WRMSR'''
 
|-
 
|-
 
{{csh|1}} 4
 
{{csh|1}} 4
−
{{csl|1}}
+
{{csl|1}} Unterstützt den '''RDTSC''' Befehl und CR4.TSD-Bit
 
|-
 
|-
 
{{csh|1}} 3
 
{{csh|1}} 3
−
{{csl|1}}
+
{{csl|1}} Unterstützt 4-MiB [[Paging|Pages]]
 
|-
 
|-
 
{{csh|1}} 2
 
{{csh|1}} 2
−
{{csl|1}}
+
{{csl|1}} Unterstützt I/O-Breakpoints, das CR4.DE-Bit und die DR4- und DR5-Register
 
|-
 
|-
 
{{csh|1}} 1
 
{{csh|1}} 1
−
{{csl|1}}
+
{{csl|1}} Unterstützt den [[Virtual 8086 Mode]]
 
|-
 
|-
 
{{csh|1}} 0
 
{{csh|1}} 0
−
{{csl|1}}
+
{{csl|1}} Besitzt eine [[FPU]], die den x87-Befehlssatz implementiert
−
|}
 
−
 
 
−
Dies sind die Featureflags. Wenn ein Bit gesetzt(=1) ist, dann wird das entsprechende Feature unterstützt.
 
−
{| {{Prettytable}}
 
−
! Bit  || Funktion 
 
−
|-
 
−
| 31 - 30 || bgcolor="#bbb" | Reserviert
 
−
|-
 
−
| 29 || Wenn eins, dann wird das Thermal Monitor unterstützt
 
−
|-
 
−
| 28 || Der Prozessor unterstützt Hyper-Threading.
 
−
|-
 
−
| 27 || Der Prozessor unterstützt Self-Snoop
 
−
|-
 
−
| 26 || Der Prozessor kann SSE2
 
−
|-
 
−
| 25 || Der Prozessor kann SSE
 
−
|-
 
−
| 24 || Der Prozessor unterstützt FXSAVE und FXSTOR, womit er einen Floatzusammenhang(?) speichern und wiederherstellen kann
 
−
|-
 
−
| 23 || Der Prozessor kann MMX
 
−
|-
 
−
| 22 || Die Temperatur und der Prozessortakt kann durch eine Software verändert und überwacht werden
 
−
|-
 
−
| 21 || Der Prozessor hat die Fähigkeit, die Entwicklung eines Ablegers in eine Adresse zu schreiben
 
−
|-
 
−
| 20 || bgcolor="#bbb" | Reserviert
 
−
|-
 
−
| 19 || Der Prozessor kann CSFLUSH
 
−
|-
 
−
| 18 || Der 12-Byte ProzessorID ist aktiviert und vorhanden
 
−
|-
 
−
| 17 || Der Prozessor kann im Protected Mode mehr als 4 GByte adressieren. (PSE)
 
−
|-
 
−
| 16 || Der Prozessor unterstützt die Page Attribute Table
 
−
|-
 
−
| 15 || Der Prozessor untersützt CMOVcc, und wenn Bit 0 gesetzt ist, dann kann er FCMOVCC und FCOMI
 
−
|-
 
−
| 14 || Der Prozessor unterstützt die Machine Check Architecture und MCG_CAP Register
 
−
|-
 
−
| 13 || Der Prozessor unterstützt die Page Entry Table, die Page Directory Table und das TLB muss nicht erneuert werden
 
−
|-
 
−
| 12 || Der Prozessor unterstützt die Memory Type Range Register, speziell das MTRR_CAP Register
 
−
|-
 
−
| 11 || Der Prozessor unterstützt die Fast System Call Befehle, den SYSENTER Befehl und SYSEXIT Befehl
 
−
|-
 
−
| 10 || bgcolor="#bbb" | Reserviert
 
−
|-
 
−
| 9 || Der Prozessor beinhaltet ein [[Local APIC]]
 
−
|-
 
−
| 8 || Der Prozessor unterstützt den CMPXCHG8 Befehl
 
−
|-
 
−
| 7 || Der Prozessor unterstützt die Machine Check Exception
 
−
|-
 
−
| 6 || Der Prozessor unterstützt Physical Adress Extension
 
−
|-
 
−
| 5 || Der Prozessor unterstützt die Model Specific Register, den RDMSR Befehl und den WRMSR Befehl
 
−
|-
 
−
| 4 || Der Prozessor unterstützt den RDTSC Befehl, zudem den CR4.TSD-Bit für Rechtekontrolle
 
−
|-
 
−
| 3 || Der Prozessor unterstützt 4-MByte-Pages
 
−
|-
 
−
| 2 || Der Prozessor unterstützt I/O-Breakpoints, das CR4.DE Bit und die DR4 und DR5 Register
 
−
|-
 
−
| 1 || Der Prozessor unterstützt Erweiterungen für den Virtual-8086-Modus
 
−
|-
 
−
| 0 || Der Prozessor unterstützt die Intel857-Gleitkommeoperationen
 
 
|}
 
|}
  
−
=== EAX = 0x00000002 ===
+
== EAX = 0x00000002 ==
 
Wenn in EAX statt Null Zwei steht, dann werden bei Intelprozessoren
 
Wenn in EAX statt Null Zwei steht, dann werden bei Intelprozessoren
 
Informationen über den Cache und die TLB-Deskriptoren ausgegeben.
 
Informationen über den Cache und die TLB-Deskriptoren ausgegeben.
−
=== EAX = 0x00000003 ===
+
== EAX = 0x00000003 ==
 
Wenn in EAX statt Null Drei steht, wird bei Intelprozessoren
 
Wenn in EAX statt Null Drei steht, wird bei Intelprozessoren
 
stattdessen folgendes ausgegeben:
 
stattdessen folgendes ausgegeben:
Zeile 413: Zeile 349:
 
Erweiterte Funktionen von Intel:
 
Erweiterte Funktionen von Intel:
  
−
=== EAX = 0x80000000 ===
+
== EAX = 0x80000000 ==
 
==== EAX ====
 
==== EAX ====
 
Enthält maximale erweiterte Funktionsnummer.
 
Enthält maximale erweiterte Funktionsnummer.
Zeile 423: Zeile 359:
 
Reserviert
 
Reserviert
  
−
=== EAX = 0x80000001 ===
+
== EAX = 0x80000001 ==
 
==== EAX ====
 
==== EAX ====
 
Reserviert
 
Reserviert
Zeile 433: Zeile 369:
 
Wenn Bit 29 gesetzt, dann ist Intel64-Technologie verfügbar
 
Wenn Bit 29 gesetzt, dann ist Intel64-Technologie verfügbar
  
−
=== EAX = 0x80000002 ===
+
== EAX = 0x80000002 ==
 
==== EAX ====
 
==== EAX ====
 
Eingebrannter String
 
Eingebrannter String
Zeile 443: Zeile 379:
 
Eingebrannter String (Fortsetzung)
 
Eingebrannter String (Fortsetzung)
  
−
=== EAX = 0x80000003 ===
+
== EAX = 0x80000003 ==
 
==== EAX ====
 
==== EAX ====
 
Eingebrannter String (Fortsetzung)
 
Eingebrannter String (Fortsetzung)
Zeile 453: Zeile 389:
 
Eingebrannter String (Fortsetzung)
 
Eingebrannter String (Fortsetzung)
  
−
=== EAX = 0x80000004 ===
+
== EAX = 0x80000004 ==
 
==== EAX ====
 
==== EAX ====
 
Eingebrannter String (Fortsetzung)
 
Eingebrannter String (Fortsetzung)