Physical Address Extension — Änderungen 5449 → 5953

Zeile 1: Zeile 1:
 
{{stub}}
 
{{stub}}
  
−
Mithilfe der Physical Adress Extensions ist es möglich, beim [[Paging]] 2-MiB Pages zu verwenden.
+
Die '''Physical Address Extension''' (PAE) erweitert den physischen Adressraum auf 64 GiB. Das bedeutet, dass sich die physischen Adressen von 32 Bits auf 36 Bits und die Einträge in den [[Paging|Page Table]]s auf 64 Bits vergrößern. Damit sind nur noch 512 Einträge pro Page Table möglich. Page Directories erhalten ein Flag, das bei aktiviertem PAE ermöglicht, 2 MiB große Pages zu verwenden.  
 +
 
 +
Außerdem wird die Page Directory Pointer Table (PDPT) als dritte Stufe in die Paging Hierarchie über die Page Directories eingeführt. Diese Tabelle enthält 4 Einträge, die auf Page Directories verweisen. Das Register [[Control Register#CR3|CR3]] verweist bei aktiviertem PAE auf die PDPT.
 +
 
 +
== Siehe auch ==
 +
Intel Manual - Volume 3A - Kapitel 3.8
  
 
[[Kategorie:Speicherverwaltung]]
 
[[Kategorie:Speicherverwaltung]]