X86 — Änderungen 6731 → 6732

Zeile 24:

* ESP (engl.: Stack Pointer) zeigt auf das aktuelle Element des Stacks, sollte nicht verändert werden wenn man nicht weiß was man tut

−

=== ~~Segment-Register~~ ===

+

=== Segmentregister ===

* DS (engl.: Data Segment)

* CS (engl.: Code Segment)

Zeile 32:

* ES

−

=== Zusätzliche ~~Spezial-Register~~ ===

+

=== Zusätzliche Spezialregister ===

* EIP (engl.: Instruction Pointer) zeigt auf den nächsten auszuführenden Befehl

* [[EFLAGS]] (engl.: Flag Register) die einzelnen Bits haben unterschiedliche Bedeutung und werden für bedingte Sprungbefehle eingesetzt

Zeile 42:

* DR0 – DR7 (engl.: [[Debug Register|Debug Register]]) zum Setzen von [[Breakpoint]]s

* TR (engl.: Task Register) Segment-Selektor des [[TSS]]

+

* [[MSR]]s (engl.: '''M'''achine-'''S'''pecific '''R'''egister)

== Erkennen der CPU ==

@@ Zeile 24: / Zeile 24: @@
 * ESP (engl.: <b>S</b>tack <b>P</b>ointer) zeigt auf das aktuelle Element des Stacks, sollte nicht verändert werden wenn man nicht weiß was man tut
-=== Segment-Register ===
+=== Segmentregister ===
 * DS (engl.: <b>D</b>ata <b>S</b>egment)
 * CS (engl.: <b>C</b>ode <b>S</b>egment)
@@ Zeile 32: / Zeile 32: @@
 * ES
-=== Zusätzliche Spezial-Register ===
+=== Zusätzliche Spezialregister ===
 * EIP (engl.: <b>I</b>nstruction <b>P</b>ointer) zeigt auf den nächsten auszuführenden Befehl
 * [[EFLAGS]] (engl.: Flag Register) die einzelnen Bits haben unterschiedliche Bedeutung und werden für bedingte Sprungbefehle eingesetzt
@@ Zeile 42: / Zeile 42: @@
 * DR0 – DR7 (engl.: [[Debug Register|<b>D</b>ebug <b>R</b>egister]]) zum Setzen von [[Breakpoint]]s
 * TR (engl.: <b>T</b>ask <b>R</b>egister) Segment-Selektor des [[TSS]]
+* [[MSR]]s (engl.: '''M'''achine-'''S'''pecific '''R'''egister)
 == Erkennen der CPU ==