X86 — Änderungen 6732 → 6737

Zeile 38:

* LDTR (engl.: Local Descriptor Table Register) gibt die Position der [[LDT]] an

* IDTR (engl.: Interrupt Descriptor Table Register) gibt die Position der [[IDT]] an

−

* CR0, ~~CR1~~, ~~CR2~~ und ~~CR3~~ (engl.: [[Control Register]]) werden im [[Protected Mode]] zum [[Paging]] benutzt

+

* CR0, CR2, CR3 und CR4 (engl.: [[Control Register]]) werden im [[Protected Mode]] zum [[Paging]] benutzt

* TR6 – TR7 (engl.: Test Register) zum Überprüfen des [[Paging#Translation_Lookaside_Buffer|Translation Lookaside Buffers]] (TR0-TR5 gibt es beim 80386 nicht)

* DR0 – DR7 (engl.: [[Debug Register|Debug Register]]) zum Setzen von [[Breakpoint]]s

@@ Zeile 38: / Zeile 38: @@
 * LDTR (engl.: <b>L</b>ocal <b>D</b>escriptor <b>T</b>able <b>R</b>egister) gibt die Position der [[LDT]] an
 * IDTR (engl.: <b>I</b>nterrupt <b>D</b>escriptor <b>T</b>able <b>R</b>egister) gibt die Position der [[IDT]] an
-* CR0, CR1, CR2 und CR3 (engl.: [[Control Register]]) werden im [[Protected Mode]] zum [[Paging]] benutzt
+* CR0, CR2, CR3 und CR4 (engl.: [[Control Register]]) werden im [[Protected Mode]] zum [[Paging]] benutzt
 * TR6 – TR7 (engl.: <b>T</b>est <b>R</b>egister) zum Überprüfen des [[Paging#Translation_Lookaside_Buffer|Translation Lookaside Buffers]] (TR0-TR5 gibt es beim 80386 nicht)
 * DR0 – DR7 (engl.: [[Debug Register|<b>D</b>ebug <b>R</b>egister]]) zum Setzen von [[Breakpoint]]s