Peripheral Component Interconnect — Änderungen 7230 → 7233

Zeile 147: Zeile 147:
 
! Bit !! Name !! Bedeutung
 
! Bit !! Name !! Bedeutung
 
|-
 
|-
−
| 3 || Interrupt Status || ''TODO''
+
| 3 || Interrupt Status || ''TODO'' (RO)
 
|-
 
|-
−
| 4 || Capabilities List || ''TODO''
+
| 4 || Capabilities List || Wenn dieses Bit auf 1 gesetzt ist ist der Capabilities-Pointer (Offset 0x034) gültig.<br />Bei PCI-Express, Hypertransport und PCI-X muss dieses Bit immer gesetzt sein da dort bus-spezifische Capabilities Pflicht sind. (RO)
 
|-
 
|-
−
| 5 || 66 MHz Capable || ''TODO''
+
| 5 || 66 MHz Capable || Dieses Bit gibt an ob eine PCI-Karte nicht nur mit maximal 33 MHz-Bus-Takt arbeiten kann sondern bis zu 66 MHz verträgt. Nur wenn alle PCI-Geräte auf dem betreffenden physischen PCI-Bus-Segment mit mehr als 33 MHz umgehen können darf dieses Bus-Segment auch mit mehr als 33 MHz, bis maximal 66 MHz, betrieben werden.<br />Dieses Bit ist nur beim klassischen PCI gültig und bei allen PCI-Nachfolgern immer fest auf 0 geklemmt. (RO)
 
|-
 
|-
−
| 7 || Fast Back-to-Back Transactions Capable || ''TODO''
+
| 7 || Fast Back-to-Back Transactions Capable || ''TODO'' (RO)
 
|-
 
|-
−
| 8 || Master Data Parity Error || ''TODO''
+
| 8 || Master Data Parity Error || ''TODO'' (RW1C)
 
|-
 
|-
−
| 10-9 || DEVSEL Timing || ''TODO''
+
| 10-9 || DEVSEL Timing || ''TODO'' (RO)
 
|-
 
|-
−
| 11 || Signalled Target-Abort || ''TODO''
+
| 11 || Signalled Target-Abort || ''TODO'' (RW1C)
 
|-
 
|-
−
| 12 || Received Target-Abort || ''TODO''
+
| 12 || Received Target-Abort || ''TODO'' (RW1C)
 
|-
 
|-
−
| 13 || Received Master-Abort || ''TODO''
+
| 13 || Received Master-Abort || ''TODO'' (RW1C)
 
|-
 
|-
−
| 14 || Signalled System Error || ''TODO''
+
| 14 || Signalled System Error || ''TODO'' (RW1C)
 
|-
 
|-
−
| 15 || Detected Parity Error || ''TODO''
+
| 15 || Detected Parity Error || ''TODO'' (RW1C)
 
|}
 
|}
−
Nicht beschriebene Bits sind reserviert und liefern beim lesen eine 0.
+
Nicht beschriebene Bits sind reserviert und liefern beim lesen eine 0. Die Bits im Status-Register sind entweder Read-Only (RO) oder lassen sich durch beschreiben mit einer 1 rücksetzen (RW1C).
  
 
==== Command-Register ====
 
==== Command-Register ====