Hallo,
ich liste mal die zu verteilenden Aufgaben auf und was dazu gehört und wer sich wofür angemeldet hat:
ich liste mal die zu verteilenden Aufgaben auf und was dazu gehört und wer sich wofür angemeldet hat:
- Verwaltung von IDT, aufsetzen einer IDT, Interrupts und IRQ andordern/freigeben - hannibal
- Verwaltung von GDT, aufsetzen einer GDT, Deskriptoren anfordern/freigeben - urx_
- Die physische Speicherverwaltung, Anforderung und Freigabe von physischen Speicherseiten - n3Ro
- Die virtuelle Speicherverwaltung, spielt in die Prozessverwaltung mit rein, reservierung und Freigabe von Speicherbereichen im virtuellen Adressraum eines Prozesses, ändern von Flags
- Der Heap, brauch ich nit erklären da bereits erledigt - DDR-RAM
- Pager, einklinken in Interrupt 14, bereitstellen von zuvor reserviertem Speicher, Access Violation/Segmention Fault auslösen
- Die Prozessverwaltung, Prozesse, Threads, Scheduling, einklinken in IRQ 0, Dispatching - DDR-RAM
- Überprüfen der CPU-Features, Verfügbarkeit von PSE,RDTSC etc. - Roshl
[/list:u]Zusatz:
T0ast3r arbeitet nen Vorschlag für die Api aus.
Diese Liste basiert auf dem Dokument "Kerneldesign Milestone 1" und dem SDK von mastermesh.
So, wer Intresse daran hat an irgenwelchen Bereichen mitzuwirken, der sollte sich in diesem Thread dafür melden.
Auch Implementationsvorschläge können in diesem Thread diskutiert werden.
MfG
DDR-RAM

Übersicht
Wiki
Hilfe
Suche
Einloggen
Registrieren
Drucken

Gespeichert

)

