Vorlage:Hinweiss

So sehen die herstellerspezifischen Tabellenzellen aus:

Farbe	Bedeutung
Blau	Dieser Eintrag gilt ausschließlich für Intel-Prozessoren. Auf AMD-Prozessoren ist dieser Eintrag reserviert!.
Grün	Dieser Eintrag gilt ausschließlich für AMD-Prozessoren. Auf Intel-Prozessoren ist dieser Eintrag reserviert!.

Vorlage:Hinweiss

Der CPUID-Befehl liefert, sofern er denn von der CPU unterstützt wird, Informationen zu zahlreichen Fähigkeiten der CPU, wie zum Beispiel den Herstellernamen, die Modellnummer oder die Größe des Caches.

Wie man CPUID benutzt

Bevor man munter versucht, mit dem CPUID-Befehl Informationen auszulesen, sollte man ersteinmal prüfen, ob die CPU den Befehl überhaupt unterstützt. Dazu testet man, ob das ID-Flag gesetzt und gelöscht werden kann.

Aussehen kann das zum Beispiel so: <asm> pushfd  ; Sichere Flags pushfd  ; Sichere Flags pop ecx  ; Lade Flags in ECX mov eax, ecx  ; Schiebe Flags in EAX xor eax, 0x200000  ; Vertausche das ID-Flag push eax  ; Sichere neue Flags popfd  ; Lade neue Flags in EFLAGS

                      ; Wenn CPUID unterstützt wird, wird das geänderte ID-Flag übernommen
                      ; Ansonsten wird bleibt das alte ID-Flag bestehen

pushfd  ; Sichere Flags pop eax  ; Lade Flags in EAX xor eax, ecx  ; Vergleiche EAX und ECX popfd  ; Stelle Original Flags wieder her je cpuid_unsupported  ; EAX und ECX sind gleich, CPUID wird nicht unterstützt! jmp cpu_supported  ; EAX und ECX sind verschieden, CPUID wird unterstützt! </asm>

Um den CPUID-Befehl auszuführen, verwendet man einfach den Assemblerbefehl CPUID. Die Funktionsnummer der CPUID-Funktion wird dabei im EAX-Register übergeben. Die Rückgabewerte werden in den Registern EAX, EBX, EDX und ECX abgelegt.

Um zum Beispiel den Vendor-ID-String, also den Herstellernamen, auszulesen, ruft man CPUID mit der Funktionsnummer 0x00000000 auf. <asm> mov eax, 0x00000000  ; xor eax, eax bewirkt das selbe und ist schneller cpuid  ; Der Vendor-ID-String befindet sich nun in (in dieser Reihenfolge), EBX, EDX, ECX </asm> Ein AMD-Prozessor hätte jetzt folgende Registerwerte: EBX="Auth", EDX="enti", ECX="cAMD"
Ein Intel-Prozessor hätte jetzt folgende Registerwerte: EBX="Genu", EDX="ineI", ECX="ntel"

Standardfunktionen

Die Standardfunktionsnummern beginnen bei 0. Die größtmögliche Funktionsnummer, die von der jeweiligen CPU unterstützt wird, befindet sich nach dem Aufruf von Funktion 0 im EAX-Register. Die Standardfunktionen sind nicht herstellerspezifisch, sondern sollen für alle CPUs gleich sein.

Funktion 0x0000_0000

CPUID-Funktion Nr. 0x00 gibt die höchste vom Prozessor unterstützte Funktionsnummer im EAX-Register und die Vendor-ID in den Registern EBX, EDX und ECX(in dieser Reihenfolge) zurück.

EAX - Höchste Standardfunktion

Bit
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Höchste unterstützte Standardfunktion

EBX - Vendor

Bit
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bytes 0 - 3 des Vendor-ID-Strings

ECX - Vendor

Bit
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bytes 8 - 11 des Vendor-ID-Strings

EDX - Vendor

Bit
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bytes 4 - 7 des Vendor ID-Strings

Vendor-ID-Strings

Eine Liste der möglichen Vendor-ID-Strings

Vendor-ID-String	Hersteller
"AuthenticAMD"	AMD
"CentaurHauls"	Centaur
"CyrixInstead"	Cyrix
"GenuineIntel"	Intel
"NexGenDriven"	NexGen
"Geode by NSC"	National Semiconductor
"RiseRiseRise"	Rise
"SiS SiS SiS "	SiS
"GenuineTMx86"	Transmeta
"UMC UMC UMC "	UMC
"VIA VIA VIA "	VIA

Funktion 0x0000_0001

EAX - Prozessor

Bit
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				Erweiterte Familie								Erweitertes Modell						Typ		Familie				Modell				Stepping

EBX - Sonstiges

Bit
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
APIC ID								Anzahl logischer Prozessoren								CLFLUSH-Size								Brand ID

ECX - Featureflags

Dies sind die Featureflags. Wenn ein Bit gesetzt (=1) ist, dann wird das entsprechende Feature unterstützt.

Bit
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				OSXSAVE	XSAVE			POPCNT	MOVBE	x2APIC	SSE4.2	SSE4.1	DCA			PDCM	xTPR	CX16			CNXT-ID	SSSE3	TM2	EST	VMX	SMX	DS-CPL	MONITOR	DTES64		SSE3

Bit	Funktion
31
30
29
28
27	Zeigt an, dass das Betriebssystem die Befehle XSETBV und XGETBV aktiviert hat, um auf das XFEATURE_ENABLE_MASK Register (XCR0) zuzugreifen und die erweiterten Zustandsfeatures XSAVE und XRSTOR zu nutzen
26	Unterstützt die erweiterten Zustandsfeatures XSAVE und XRSTOR, die Befehle XSETBV und XGETBV und implementiert das XFEATURE_ENABLE_MASK Register (XCR0)
25
24
23	Unterstützt den POPCNT Befehl
22	Unterstützt den MOVBE Befehl
21	Unterstützt x2APIC-Features
20	Unterstützt SSE4.2
19	Unterstützt SSE4.1
18	Unterstützt das prefetchen von Daten von einem in den Speicher gemappten Gerät
17
16
15	Unterstützt das Performance Capabilities MSR (IA32_PERF_CAPABILITIES, MSR 0x345)
14	Unterstützt die Möglichkeit, das Senden von Task Priority Messages abzuschalten, indem Bit 23 im IA32_MISC_ENABLE MSR gesetzt wird
13	Unterstützt den CMPXCHG16B Befehl
12
11
10	Der L1-Cachemodus kann vom Bios entweder auf adaptive oder auf shared gesetzt werden
9	Unterstützt SSSE3
8	Implementiert den "Thermal Monitor 2 thermal control circuit" (TCC)
7	Unterstützt Enhanced Intel SpeedStep und implementiert das IA32_PERF_STS-Register und das IA32_PERF_CTL-Register
6	Unterstützt Intel Trusted Execution
5	Unterstützt VMX
4	Unterstützt die Erweiterungen des Debug-Speicher-Features um durch CPL qualifizierten Branch-Message-Speicher zu nutzen
3	Unterstützt den MONITOR Befehl und den MWAIT Befehl
2	Kann den Verlauf der 64-Bit-Branch in/von Adressen in einen Buffer schreiben
1
0	Unterstützt SSE3

EDX - Featureflags

Dies sind die Featureflags. Wenn ein Bit gesetzt (=1) ist, dann wird das entsprechende Feature unterstützt.

Bit
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PBE	IA64	TM	HTT	SS	SSE2	SSE	FXSR	MMX	ACPI	DS		CLFLSH	PSN	PSE-36	PAT	CMOV	MCA	PGE	MTRR	SEP		APIC	CX8	MCE	PAE	MSR	TSC	PSE	DE	VME	FPU

Bit	Funktion
31	Unterstützt die Benutzung des FERR#-Pins und des PBE#-Pins um dem Prozessor im Stop Clock State (STPCLK#) zu signalisieren, dass er einen wartenden Interrupt bearbeiten und dann zur normalen Ausführung zurückkehren soll.
30	Gehört zur Intel Intanium Familie und läuft gerade im IA32-Emulationsmodus
29	Implementiert den "Thermal Monitor aumatic thermal control circuitry" (TCC)
28	Kann mehr als einen logischen Prozessor verwalten
27	Unterstützt die Verwaltung von miteinander in Konflikt stehenden Speichertypen
26	Unterstützt SSE2
25	Unterstütz SSE
24	Unterstützt die FXSAVE und FXRSTOR Befehle, mit denen die Floatingpointregister schnell gesichert werden können
23	Unterstützt MMX
22	Unterstützt Überwachung der Prozessortemperatur und Änderung des Prozessortaktes
21	Kann Debuginformationen in im Hauptspeicher vorhandene Buffer schreiben
20
19	Unterstützt den CLFLUSH-Befehl
18	Besitzt eine 96-Bit Prozessor-Seriennummer (Nur verfügbar auf Prozessoren, die neuer als Pentium 4 sind)
17	Unterstützt 36-Bit Page Size Extensions (4-MiB Pages)
16	Unterstützt das PAT-Bit
15	Unterstützt den CMOVcc Befehl, mit dem bedingte Verschiebungen vorgenommen werden können
14	Unterstützt die Machine-Check-Architektur (Besonders das MTRR_CAP-Register)
13	Unterstützt das Page-Global-Bit
12	Unterstützt MTRR-Register (Besonders das MTRR_CAP-Register)
11	Unterstützt schnelle Syscalls durch die Befehle SYSENTER und SYSEXIT
10
9	Besitzt einen lokalen APIC
8	Unterstützt den CMPXCHG8B Befehl
7	Unterstützt Machine-Check-Exceptions
6	Unterstützt physische Adressen, die größer als 32-Bit sind
5	Implementiert Modellspezifische Register über die Befehle RDMSR und WRMSR
4	Unterstützt den RDTSC Befehl und CR4.TSD-Bit
3	Unterstützt 4-MiB Pages
2	Unterstützt I/O-Breakpoints, das CR4.DE-Bit und die DR4- und DR5-Register
1	Unterstützt den Virtual 8086 Mode
0	Besitzt eine FPU, die den x87-Befehlssatz implementiert

Funktion 0x0000_0002

EAX = 0x00000003

Wenn in EAX statt null drei steht, wird bei Intelprozessoren stattdessen folgendes ausgegeben:

EAX

Reserviert

EBX

Reserviert

ECX

Die Bits 31 bis 0 der Prozessor-ID sind darin hinterlegt. Funktioniert nur bei Prozessoren, bei denen das entsprechende Featureflag(Bit 18) gesetzt ist.

EDX

Die Bits 63 bis 32 der Prozessor-ID sind darin hinterlegt. (siehe oben)

Erweiterte Funktionen

Es gibt Funktionen, die herstellerspezifisch sind, d.h. sie gelten nur nur für Intel- bzw. nur für AMD-Prozessoren. Solche Befehle sollte man nicht ausführen, wenn man nicht weiß, von welchem Hersteller die CPU ist! Zum Beispiel sollten CPUID-Befehle, die nur für Intel-CPUs gelten, nicht auf einer AMD-CPU ausgeführt werden. Diese Funktionen beginnen bei 0x80000000.

Erweiterte Funktionen von Intel:

EAX = 0x80000000

EAX

Enthält maximale erweiterte Funktionsnummer.

EBX

Reserviert

ECX

Reserviert

EDX

Reserviert

EAX = 0x80000001

EAX

Reserviert

EBX

Reserviert

ECX

Reserviert

EDX

Wenn Bit 29 gesetzt, dann ist Intel64-Technologie verfügbar

EAX = 0x80000002

EAX

Eingebrannter String

EBX

Eingebrannter String (Fortsetzung)

ECX

Eingebrannter String (Fortsetzung)

EDX

Eingebrannter String (Fortsetzung)

EAX = 0x80000003

EAX

Eingebrannter String (Fortsetzung)

EBX

Eingebrannter String (Fortsetzung)

ECX

Eingebrannter String (Fortsetzung)

EDX

Eingebrannter String (Fortsetzung)

EAX = 0x80000004

EAX

Eingebrannter String (Fortsetzung)

EBX

Eingebrannter String (Fortsetzung)

ECX

Eingebrannter String (Fortsetzung)

EDX

Eingebrannter String (Fortsetzung)

Siehe auch

• Englischer Artikel über den CPUID-Befehl
• Englische Doku von CPUID; mit AMD/INTEL und anderen Prozessoren
• Intels CPUID-Spezifikation
• AMDs CPUID-Spezifikation